Skip to main content

Dados para busca de Questões

Atenção: Não é obrigatório preencher todos os campos para executar a Pesquisa.


Total de Questões Encontradas: 57.802 de 252.126
Exibindo: Página 263 de 11.561
Questão: 1311 / QT-4276
Ano: 2024
Banca: FGV
Órgão: INPE
Cargo: Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais
Disciplina: Eletrônica
Imagem associada para resolução da questão

As lógicas das saídas A<B e A=B do comparador unsigned do circuito acima são, respectivamente,

-

Imagem associada para resolução da questão

-

Imagem associada para resolução da questão

-

Imagem associada para resolução da questão

-

Imagem associada para resolução da questão

-

Imagem associada para resolução da questão
Questão: 1312 / QT-4277
Ano: 2024
Banca: FGV
Órgão: INPE
Cargo: Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais
Disciplina: Eletrônica
Sejam P, Q e R os números de 4 bits indicados no circuito da figura a seguir, em que se encontram um somador convencional de 4 bits, com entrada de um bit de transporte (Cin) e dois bancos de inversores INV1 e IVN2.
Imagem associada para resolução da questão

É correto afirmar que

-

R = P – Q.

-

R = Q – P – 1. 

-

R = Q – P + 1.

-

R = P – Q – 1.

-

R = P – Q + 1. 
Questão: 1313 / QT-4278
Ano: 2024
Banca: FGV
Órgão: INPE
Cargo: Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais
Disciplina: Eletrônica
Imagem associada para resolução da questão

Assinale a opção que indica o produto de somas que minimiza o mapa acima.

-

Imagem associada para resolução da questão

-

Imagem associada para resolução da questão

-

Imagem associada para resolução da questão

-

Imagem associada para resolução da questão

-

Imagem associada para resolução da questão
Questão: 1314 / QT-4279
Ano: 2024
Banca: FGV
Órgão: INPE
Cargo: Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais
Disciplina: Eletrônica
Imagem associada para resolução da questão

Após um pulso de CLR em nível baixo e mais de 30 pulsos de CLK, sem que ocorra novo pulso de CLR, o estado QBQA do circuito da figura acima, composto por dois flip-flops, dois inversores e mais uma porta lógica, ficará

-

alternando entre 01 e 10.

-

alternando entre 00 e 11.

-

estabilizado em 01.

-

estabilizado em 10.

-

alternando entre as 4 combinações possíveis de QBQA.
Questão: 1315 / QT-4280
Ano: 2024
Banca: FGV
Órgão: INPE
Cargo: Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais
Disciplina: Eletrônica
Dois flip-flops D devem implementar a sequência de estados QBQA do diagrama da figura a seguir.
Imagem associada para resolução da questão

A lógica de menor soma de produtos a ser usada para acionar DB é

-

Imagem associada para resolução da questão

-

Imagem associada para resolução da questão

-

Imagem associada para resolução da questão

-

Imagem associada para resolução da questão

-

Imagem associada para resolução da questão
pub02

Assinatura Ilimitada X - GRAN CURSOS: comece hoje e mude sua vida para sempre!

RESOLVA SUA VIDA FINANCEIRA PARA SEMPRE!
Liberte-se da insegurança, do desemprego e do aperto financeiro passando em um concurso público. São mais de 115 mil vagas e salários iniciais de até R$ 35 mil.
Se você quer ser aprovado, estude com quem aprova 1 a cada 4 servidores públicos do país

Saiba mais - Clique para informações e valores deste Curso
Ao adquirir o curso por este link você estará ajudando o site VagasApp

Skip to main content